特許

J-GLOBAL ID：200903053489766827

半導体装置の製造方法

発明者： 安茂 博章
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-150889
公開番号（公開出願番号）：特開2000-340673
出願日： 1999年05月31日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】 メタル電極の微細化を可能にし、しかも容量素子の製造工程とバイポーラトランジスタの製造工程とを共有化して製造コストの上昇を抑えた、半導体装置の製造方法の提供が望まれている。【解決手段】 バイポーラトランジスタと容量素子とを有する半導体装置の製造方法である。基板1上に形成した絶縁膜14に、エミッタ開口部15と容量素子開口部16とを同時に形成し、次に、二つの開口部15、16内に誘電体膜17を形成し、次いで、誘電体膜17の上からエミッタ開口部15内にイオン注入を行ってベース領域18を形成し、続いて、容量素子開口部16内の誘電体膜17を残した状態でエミッタ開口部15内の誘電体膜17を除去し、その後、二つの開口部15、16を覆った状態に導電性膜パターン21(23、24)を形成する。

請求項（抜粋）：

バイポーラトランジスタと容量素子とを有する半導体装置の製造方法において、基板上に形成した絶縁膜に、バイポーラトランジスタのエミッタを形成するためのエミッタ開口部と容量素子の容量面積を決める容量素子開口部とを同時に形成する工程と、前記二つの開口部内に誘電体膜を形成する工程と、前記誘電体膜の上から前記エミッタ開口部内にイオン注入を行ってベース領域を形成する工程と、ベース領域形成後、前記容量素子開口部内の誘電体膜を残した状態でエミッタ開口部内の誘電体膜を除去する工程と、エミッタ開口部内の誘電体膜を除去した後、前記二つの開口部を覆った状態に導電性膜パターンを形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8234 ,  H01L 27/06 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222

FI (3件)：

H01L 27/06 102 A ,  H01L 27/04 C ,  H01L 27/06 101 D

Fターム (50件)：

5F038AC05 ,  5F038AC15 ,  5F038AV05 ,  5F038AV06 ,  5F038CD14 ,  5F038CD18 ,  5F038EZ01 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AA00 ,  5F048AA01 ,  5F048AA09 ,  5F048AC05 ,  5F048AC10 ,  5F048BA12 ,  5F048BB06 ,  5F048BB08 ,  5F048BC06 ,  5F048BE03 ,  5F048BG12 ,  5F048BH02 ,  5F048CA03 ,  5F048CA05 ,  5F048CA07 ,  5F048CA14 ,  5F048CA15 ,  5F048DA06 ,  5F048DA07 ,  5F048DA08 ,  5F048DA25 ,  5F048DB04 ,  5F048DB09 ,  5F082AA08 ,  5F082AA40 ,  5F082BA02 ,  5F082BA03 ,  5F082BA09 ,  5F082BA31 ,  5F082BA47 ,  5F082BC01 ,  5F082BC09 ,  5F082BC13 ,  5F082DA03 ,  5F082DA10 ,  5F082EA04 ,  5F082EA05 ,  5F082EA15 ,  5F082EA27