特許

J-GLOBAL ID：200903053520992210

スイッチング回路をプッシュ-プルする不感時間の適宜な制御

発明者： メランソン, ジョン ローレンス
出願人/特許権者： オーディオロジック, インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公表公報
出願番号（国際出願番号）：特願2001-525844
公開番号（公開出願番号）：特表2003-510878
出願日： 2000年09月23日
公開日（公表日）： 2003年03月18日
要約：

【要約】スイッチング回路(305)内の不感時間に適応して減少させる装置は、スイッチ(104、105)の不感時間/オーバーラップを測定する(406)オーバーラップ検出回路部(310)と、不感時間を最適レベル(407)(通常、いかなるオーバーラップも生じさせずに、可能な最小限の不感時間)に設定する(408)制御回路部(320)とを含む。不感時間/オーバーラップは、スイッチ(501)を通る電流、電源(601)への電流、スイッチ点における電圧波形(710、711、712)、またはスイッチ点における平均電圧波形803を測定することによって検出され得る。不感時間は、ドライバ(302、303)の前に遅延要素(902、903)を用いることによって、またはドライバタイミングを制御する回路部(302a/320b)を用いることによって制御され得る。

請求項（抜粋）：

電源および二つの出力電力スイッチ(104、105)を有するスイッチング回路(305)内の不感時間(オフにされた一つのスイッチとオンにされた他のスイッチとの間の遅延)に適応して減少させる装置であって、該装置は、 該二つのスイッチ間の該不感時間またはオーバーラップの量を測定するオーバーラップ検出回路部(310)と、 該二つの電力スイッチ間の該不感時間を変化させる制御回路部(320)と、 該制御回路部を介して、該二つのスイッチ間の該不感時間を所定の最適期間(407)に設定する最適化手段(402、404、406、408)と を含む、装置。

IPC (3件)：

H03F 3/217 ,  H03K 17/16 ,  H03K 17/687

FI (3件)：

H03F 3/217 ,  H03K 17/16 L ,  H03K 17/687 F

Fターム (49件)：

5J055AX11 ,  5J055BX16 ,  5J055CX19 ,  5J055CX20 ,  5J055DX12 ,  5J055DX56 ,  5J055DX73 ,  5J055EX01 ,  5J055EX02 ,  5J055EX07 ,  5J055EY01 ,  5J055EY10 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ14 ,  5J055EZ24 ,  5J055EZ50 ,  5J055EZ66 ,  5J055FX19 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX05 ,  5J055GX06 ,  5J091AA02 ,  5J091AA19 ,  5J091AA41 ,  5J091CA21 ,  5J091CA36 ,  5J091FA00 ,  5J091HA19 ,  5J091HA25 ,  5J091HA29 ,  5J091HA39 ,  5J091HA42 ,  5J091KA00 ,  5J091KA15 ,  5J091KA34 ,  5J091KA41 ,  5J091KA42 ,  5J091KA53 ,  5J091KA62 ,  5J091MA20 ,  5J091TA01 ,  5J091TA06 ,  5J091TA07 ,  5J091UW01 ,  5J091UW10