特許
J-GLOBAL ID：200903053526181028
デバッグ情報生成回路、およびそれを用いた情報処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-212522
公開番号（公開出願番号）：特開平10-055289
出願日： 1996年08月12日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 新しく命令の実行が開始される都度、そのEPC値を出力してPC値トレース用メモリに格納しておく必要があり、大容量のメモリが必要となるという課題があった。【解決手段】 実行された命令のPC値が直前の命令のPC値と連続していない場合、あるいは実行された命令の数を計数している命令数カウンタ5による命令数カウント値6が所定の比較値25に達した場合に、当該命令数カウンタ5の命令数カウント値6とそのときの命令のEPC値1とによって生成されるデバッグ情報108の出力を制御するとともに、デバッグ情報108の出力終了後、命令数カウンタ5の初期化を行う出力制御部7を設けたものである。
請求項（抜粋）：
実行された命令の数を計数する命令数カウンタと、ある時刻に実行された命令がその直前に実行された命令のプログラムカウンタ値をインクリメントすることによって呼び出されたものではなかった場合に、前記ある時刻に実行された命令のプログラムカウンタ値と前記命令数カウンタによる命令数カウント値からなるデバッグ情報の出力を制御し、当該デバッグ情報が出力された後に前記命令数カウンタを初期化する出力制御部とを備えたデバッグ情報生成回路。
IPC (2件)：
G06F 11/28 310
, G06F 11/34
G06F 11/28 310 A
, G06F 11/34 N
