特許

J-GLOBAL ID：200903053539853491

増幅型DRAM用メモリセルおよびその製造方法

発明者： 西原 利幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-184240
公開番号（公開出願番号）：特開平7-045716
出願日： 1993年07月26日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 増幅型DRAMに用いる書き込み用トランジスタと読み出し用トランジスタのワード線を共用化することにより、さらに高集積化を実現することができるDRAM用メモリセルおよびその製造方法を提供すること。【構成】 記憶キャパシタ22と、記憶キャパシタ22の記憶ノード24に蓄積されたデータに応じて、オン・オフする増幅トランジスタ28と、記憶ノード24とビット線bとの間に接続される書き込み用トランジスタ66と、増幅トランジスタ68とビット線bとの間に接続される読み出し用トランジスタ70とを有する増幅型DRAM用メモリセル。書き込み用トランジスタ26と読み出し用トランジスタ30とが、単一のワード線32で制御される。書き込み用トランジスタ26のしきい値電圧Vthは、読み出し用トランジスタ30のVthよりも高く設定される。または、記憶ノード64からビット線bに至る書き込み用トランジスタ66配置配線途中に、抵抗76を設ける。

請求項（抜粋）：

記憶キャパシタと、記憶キャパシタの記憶ノードに蓄積されたデータに応じて、オン・オフする増幅トランジスタと、上記記憶ノードとビット線との間に接続される書き込み用トランジスタと、上記増幅トランジスタと上記ビット線との間に接続される読み出し用トランジスタとを有し、上記書き込み用トランジスタと読み出し用トランジスタとが、単一のワード線で制御される増幅型DRAM用メモリセル。

IPC (3件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 29/786

FI (3件)：

H01L 27/10 325 H ,  H01L 27/10 325 G ,  H01L 29/78 311 C

引用特許：

審査官引用 (3件)

• 特開昭61-134059
  
• 特開昭62-058672
  
• 特開平2-237149