特許
J-GLOBAL ID:200903053551140980

保護回路

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平10-100020
公開番号(公開出願番号):特開平11-284130
出願日: 1998年03月27日
公開日(公表日): 1999年10月15日
要約:
【要約】【課題】 本発明は、グランド電位以下に低下する端子にも適用できる半導体デバイスの保護回路を提供する。【解決手段】 半導体デバイスの内部回路(10)に接続されている2つの端子(11,12)の間に接続される保護回路(13)である。本発明では、前記第1の端子(11)から第2の端子(12)の間に順方向にpn接合ダイオード(D11)を接続する。更に、前記ダイオード(D11)と前記第2の端子(12)の間にnpnトランジスタ(Q11)のコレクタ・エミッタ間を接続する。
請求項(抜粋):
半導体デバイスの内部回路に接続されている2つの端子の間に接続される保護回路であって、前記第1の端子から第2の端子の間に順方向に接続されるpn接合ダイオードと、前記ダイオードと前記第2の端子の間にコレクタ・エミッタ間が接続されるnpnトランジスタと、を備えることを特徴とする保護回路。
IPC (2件):
H01L 27/04 ,  H01L 21/822
引用特許:
審査官引用 (4件)
  • 特開平1-287954
  • 特開昭58-159370
  • 特開昭55-158647
全件表示

前のページに戻る