特許
J-GLOBAL ID：200903053584531926
電界効果トランジスタ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-302178
公開番号（公開出願番号）：特開平5-144837
出願日： 1991年11月18日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 LDD構造のMOSFETにおいて動作速度の低下を抑制しつつホットキャリアによる電気特性の劣化を防止する。【構成】 p型Si基板46に、基板46の素子形成領域48を露出する窓68を備えるフィールド酸化膜66を設ける。領域48のほぼ中央部にゲート絶縁膜50、ゲート電極52を順次に設け、ゲート電極52の側壁52a、52b にそれぞれ側壁絶縁膜58、60 を設ける。さらに側壁絶縁膜58、60 のゲート電極52の反対側の側面に側壁導電膜62、64 を設ける。側壁導電膜62、64 の厚さをゲート電極52の厚さよりも薄くすることにより動作速度の低下を抑制する。また側壁導電膜62、64 をソース領域54、ドレイン領域56と電気的に接触させて設けることによりホットキャリアによる電気特性劣化を防止する。
請求項（抜粋）：
第一導電型下地の素子形成領域に順次に設けたゲート絶縁膜及びゲート電極と、該ゲート電極の両側壁と隣接する素子形成領域にそれぞれ設けた第二導電型の不純物添加領域と、前記両側壁にそれぞれ設けた側壁絶縁膜と、これら側壁絶縁膜の、ゲート電極とは反対側の側面にそれぞれ、前記不純物添加領域と電気的に接触させて設けた側壁導電膜とを備え、前記不純物添加領域はゲート電極からゲート電極を離れる方向へ順次に配置した不純物低濃度領域及び不純物高濃度領域を有し、前記不純物低濃度領域を前記両側壁のエッジ部分近傍に配置して成る電界効果トランジスタにおいて、前記側壁導電膜の厚さをゲート電極の厚さよりも薄くしたことを特徴とする電界効果トランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
