特許
J-GLOBAL ID：200903053611185261
データ保持制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平3-332457
公開番号（公開出願番号）：特開平5-143479
出願日： 1991年11月21日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 不揮発性メモリへの不安定なデータ書込みを防止する。【構成】 電源制御回路1は入力されたAC電源100 の電圧が所定値に低下すると、電源遮断警告信号111 をチップセレクト遮断回路21に出力する。チップセレクト遮断回路21は電源制御回路1からの電源遮断警告信号111 を受取ると、リクエスト遮断信号121 をメモリ制御回路22に出力してそれ以後のリクエスト信号101 の受付けを遮断する。チップセレクト遮断回路21はメモリ制御回路22からのビジー信号123 が不揮発性メモリ25へのアクセスの実行を示していればチップセレクト遮断信号122 のアンド回路24への出力を抑止し、ビジー信号123 が不揮発性メモリ25へのアクセスの終了を示していればチップセレクト遮断信号122 をアンド回路24へ出力する。
請求項（抜粋）：
バックアップ電源を有するメモリ装置のデータ保持制御装置であって、前記メモリ装置への交流電源電圧を監視する監視手段と、前記監視手段によって前記交流電源電圧の低下が検知されたときにそれ以後の前記メモリ装置へのアクセス要求の受付けを抑止する抑止手段と、前記監視手段によって前記交流電源電圧の低下が検知されかつ前記メモリ装置へのアクセス要求が実行されているときに該アクセス要求による前記メモリ装置へのアクセスが終了するまで前記メモリ装置へのチップセレクト信号の供給を維持する手段とを設けたことを特徴とするデータ保持制御装置。
IPC (2件)：
G06F 12/16 340
, G11C 16/06
