特許

J-GLOBAL ID：200903053615225438

半導体装置の製造方法

発明者： 神村 員人
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-004542
公開番号（公開出願番号）：特開平10-199994
出願日： 1997年01月14日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 マスク枚数の少数化とともにレジストパターニング回数を減らし、スループットの向上を図った半導体装置の製造方法を提供することである。【解決手段】 半導体基板1上に電源電圧駆動用トランジスタを形成する工程において、第一のマスクを用いてNチャンネルVccトランジスタ形成領域9が開口した第一のレジスト膜10形成、NチャンネルVccトランジスタ形成領域9にP型不純物をイオン注入するP-well11形成、NチャンネルVccトランジスタ形成領域9上の第二のゲート酸化膜8除去工程と、第二のマスクを用いてPチャンネルVccトランジスタ形成領域12が開口した第二のレジスト膜13形成、PチャンネルVccトランジスタ形成領域12にN型不純物をイオン注入するN-well14形成、PチャンネルVccトランジスタ形成領域12上の第二のゲート酸化膜8除去工程とを有することを特徴とする。

請求項（抜粋）：

半導体基板上に電源電圧駆動用トランジスタを形成する工程において、第一のマスクを用いて前記電源電圧駆動用トランジスタのNチャンネルトランジスタ形成領域が開口した第一のレジスト膜を形成し、前記第一のレジスト膜の開口した前記Nチャンネルトランジスタ形成領域にP型不純物をイオン注入してP-wellを形成した後、前記Nチャンネルトランジスタ形成領域上にあるゲート酸化膜を除去する工程と、第二のマスクを用いて前記電源電圧駆動用トランジスタのPチャンネルトランジスタ形成領域が開口した第二のレジスト膜を形成し、前記第二のレジスト膜の開口した前記Pチャンネルトランジスタ形成領域にN型不純物をイオン注入してN-wellを形成した後、前記Pチャンネルトランジスタ形成領域上にあるゲート酸化膜を除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/08 321 N ,  H01L 21/265 W ,  H01L 27/10 434 ,  H01L 29/78 371