特許
J-GLOBAL ID:200903053617352437

EEPROM回路

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 敏明
公報種別:公開公報
出願番号(国際出願番号):特願平6-043996
公開番号(公開出願番号):特開平7-254290
出願日: 1994年03月15日
公開日(公表日): 1995年10月03日
要約:
【要約】【目的】 書き込み回数制限オーバーに対する保護対策を施こしたEEPROM回路を提供する。【構成】 メモリアレイ7の各ページ毎に書き換え可能なEEPROM回路は、各ページ毎の書込み回数を記憶する書込み回数保持用メモリ8と、書込み回数を積算してメモリ8の書込み回数を更新するカウンタ9とを設ける。そして書込み回数が予かじめ定めた所定回数を越えた時、カウンタ9のキャリーオーバー信号である警報信号を出力する。
請求項(抜粋):
メモリアレイの各ページ毎に書き換え可能なEEPROM回路において、前記各ページ毎の書込み回数を記憶する書込み回数保持用メモリと、書込み回数を積算して前記メモリの書込み回数を更新するカウンタとを設けた事を特徴とするEEPROM回路。

前のページに戻る