特許

J-GLOBAL ID：200903053640570441

CPU割込処理の優先順位制御回路

発明者： 橋口 耕太
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平4-036117
公開番号（公開出願番号）：特開平5-233322
出願日： 1992年02月24日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 CPUへの複数の割込みに対し、フレキシブルに優先順位を制御する。【構成】 複数の割込みごとに優先度設定部1、5を設け、それぞれ割込みからの時間を計数して対応の優先度データを出力し、優先順位判別部9にて最優先の割込みを選択して、CPU10に割込みをかけると共に、当該割込みの種類を知らせる。

請求項（抜粋）：

CPU搭載の制御回路において、複数種類の割込信号にそれぞれ対応して設けられ、割込みからの時間を計数して経過時間に対応の優先度データを出力する優先度設定部と、同優先度設定部よりのデータをそれぞれ比較して優先順位を判別する優先順位判別部とからなり、複数の割込信号の優先順位を判別して割込みの発生および優先処理の割込信号の種類をCPUに指示するようにしたことを特徴とするCPU割込処理の優先順位制御回路。

引用特許：

審査官引用 (3件)

• 特表平3-500591
  
• 特開昭64-077788
  
• 特開昭62-071148