特許
J-GLOBAL ID：200903053650443863
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-325910
公開番号（公開出願番号）：特開平9-167835
出願日： 1995年12月14日
公開日（公表日）： 1997年06月24日
要約：
【要約】【課題】ゲートアレイのような半導体装置を効率よく高歩留りで製造できる半導体装置およびその製造方法を提供する。【解決手段】半導体基板上に複数の半導体素子を形成するマスタウェーハの作製工程と、前記半導体素子を用いてテスト回路を形成するため前記半導体素子のうち所定の半導体素子相互間を結線するテスト回路用配線を形成する工程と、前記テスト回路の特性を計測する工程と、前記計測後、前記テスト回路用配線の一部を除去する工程と、残されたテスト回路用配線を被覆する層間絶縁膜を堆積する工程と、前記残されたテスト回路用配線に接続し所定の半導体集積回路を構成するための第2の配線を前記層間絶縁膜上に配設する工程とを含む。
請求項（抜粋）：
半導体素子領域が形成された半導体ウェーハ表面に配設される配線として第1層目に特性テスト回路用配線を有し、第2層目以降は論理回路用配線を有することを特徴とする半導体装置。
IPC (3件)：
H01L 27/118
, H01L 27/04
, H01L 21/822
H01L 21/82 M
, H01L 27/04 T
