特許

J-GLOBAL ID：200903053651854867

半導体装置およびその製造方法

発明者： 久保 博稔 ,  斎藤 洋明 ,  北川 正直 ,  桑子 栄一郎
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-192963
公開番号（公開出願番号）：特開平11-111983
出願日： 1998年07月08日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 トレンチ型の縦型MOSFETの特性を向上する。【解決手段】 ゲート25となるトレンチ23を形成する際、トレンチの形状をγの字の如く、トレンチ内部に向かい凸の形状とする。その結果、トレンチの表面積が減少し、ゲート-ソース間、ゲート-ドレイン間の容量が減少でき、スイッチングタイムを短くできる。

請求項（抜粋）：

半導体層内にトレンチを有し、このトレンチ内の表面にあるゲート酸化膜を介してゲートの導電材料が埋め込まれ、前記ゲート酸化膜と前記半導体層の界面をチャネルとした半導体装置に於いて、前記トレンチの底部から半導体層表面に向かうトレンチの内面は、傾斜を有し、前記傾斜の接線と前記半導体層表面でなる角度が、前記チャネル領域下端近傍から前記半導体層表面に向かうに連れて常に小さくなることを特徴とした半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/3065 ,  H01L 21/336

FI (4件)：

H01L 29/78 653 A ,  H01L 21/302 J ,  H01L 29/78 652 K ,  H01L 29/78 658 G

引用特許：

審査官引用 (5件)

• 特開昭59-008374
  
• 特開昭53-149771
  
• 特開平1-108762
  
• 特公昭51-032075
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-022977   出願人：日本電気株式会社