LCD-オン-シリコンデバイスにおける光の漏洩を低減する方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：社本一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-234287
公開番号（公開出願番号）：特開2001-174850
出願日： 2000年08月02日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】明るい像を提供できるLCD-オン-シリコンデバイスを提供する。【解決手段】ソースとドレインを有する制御トランジスタを有する半導体構造物を準備し;構造物上にILD層を準備し;ソースとドレインに接触するS/Dプラグを準備し;ILD層上にあってS/Dプラグに接続するM1ラインを形成し;M1ライン上にIMD層を堆積し、パターニングしてM1コンタクト開口を形成し;M1コンタクト開口内にM1メタルプラグを形成し、また露出した側壁を有しM1メタルプラグに接続するM2メタルアイランドを形成し;M2メタルアイランドの側壁に側壁スペーサーを形成し;M2メタルアイランド上にM2メタライゼーション層を堆積し、平坦化して遮蔽層を形成し;M2メタルアイランド、側壁スペーサー、及び遮蔽層は遮光層を形成し;遮光層とIMD層の上に追加の誘電体及び導電体の層を形成し;そしてLCDピクセルをその上に形成する。

請求項（抜粋）：

a)ソース及びドレインを有する制御トランジスタを内部に有する半導体構造物を準備し;b)上記半導体構造物上にインターレベル誘電体(ILD)層を準備し;c)上記ILD層中のコンタクト開口を通じて上記ソース及びドレインに接触するS/Dプラグを準備し;d)上記ILD層上にあって、少なくとも上記S/Dプラグに接続するM1ラインを形成し;e)上記M1ライン上にM1インターメタル誘電体(IMD)層を堆積し、そしてパターニングして、上記M1メタルラインの少なくともいくつかを露出させるM1コンタクト開口を形成し;f)上記M1コンタクト開口内にM1メタルプラグを形成し、また露出した側壁を有し、少なくとも上記M1メタルプラグに接続するM2メタルアイランドを形成し;g)上記露出したM2メタルアイランドの側壁に側壁スペーサーを形成し;h)上記M2メタルアイランド上にM2メタライゼーション層を堆積し、そして平坦化して、上記側壁スペーサーに隣接し、そして接触する遮蔽層を形成し;上記M2メタルアイランド、側壁スペーサー、及び遮蔽層は遮光層を形成し;i)上記遮光層及び上記M1インターメタル誘電体(IMD)層の上に少なくとも1つの追加の誘電体及び導電体の層を形成し;そしてj)LCDピクセルをその上に形成する工程を含むLCD-オン-シリコンデバイスの製造方法。

IPC (5件)：

G02F 1/1368 , G02F 1/1333 500 , G09F 9/30 338 , G09F 9/30 349 , H01L 21/768

FI (5件)：

G02F 1/1333 500 , G09F 9/30 338 , G09F 9/30 349 C , G02F 1/136 500 , H01L 21/90 A

Fターム (49件)：

2H090JA16 , 2H090JB02 , 2H090JB04 , 2H090LA04 , 2H092GA12 , 2H092HA04 , 2H092HA05 , 2H092JA24 , 2H092JA46 , 2H092JA48 , 2H092JB07 , 2H092JB31 , 2H092JB51 , 2H092JB54 , 2H092JB58 , 2H092KA03 , 2H092KA18 , 2H092KB04 , 2H092KB25 , 2H092NA25 , 2H092PA01 , 5C094AA16 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA13 , 5C094EA04 , 5C094EA07 , 5F033HH08 , 5F033HH09 , 5F033HH11 , 5F033HH18 , 5F033HH19 , 5F033HH33 , 5F033JJ01 , 5F033JJ08 , 5F033JJ09 , 5F033JJ11 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033KK08 , 5F033KK09 , 5F033KK11 , 5F033KK19 , 5F033MM02 , 5F033RR04 , 5F033VV15 , 5F033XX00

前のページに戻る