特許
J-GLOBAL ID：200903053685676917
半導体装置及びその記憶素子の入れ替え方法
発明者：
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-163652
公開番号（公開出願番号）：特開平7-021789
出願日： 1993年07月01日
公開日（公表日）： 1995年01月24日
要約：
【要約】【目的】 十分に小さなブロック単位で消去を行い、不要な部分まで書き換えることを極力阻止でき、更に過消去の問題を抑えた上でワードライン方向の歩留救済を行うことができる半導体装置及びその記憶素子の入れ替え方法を得ることを目的とする。【構成】 マトリックス状に配置された複数のMOS型のメモリトランジスタM00〜M35中、各行方向に配列されたメモリトランジスタMのゲートGが接続されたワードラインWLと、各列方向に配列されたメモリトランジスタMのドレインDが共通接続されたビットラインBLと、隣接し対を成す2本のワードラインWLの間にこれらワードラインと平行な方向に延在し。2本のワードラインWL上にあるメモリトランジスタMのソースSに共通接続されたソースラインSLとを備えている。
請求項（抜粋）：
マトリックス状に配置された複数のMOS型記憶素子中、各行方向に配列されたMOS型記憶素子のゲートが接続されたワードラインと、各列方向に配列されたMOS型記憶素子のドレインが共通接続されたビットラインと、隣接し対を成す前記2本のワードラインの間に、これらワードラインと平行な方向に延在して前記2本のワードライン上にあるMOS型記憶素子のソースに共通接続されたソースラインとを備えたことを特徴とする半導体装置。
IPC (7件)：
G11C 16/06
, G11C 29/00 301
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 21/82
G11C 17/00 309 F
, H01L 27/10 434
, H01L 29/78 371
, H01L 21/82 R
