特許
J-GLOBAL ID：200903053688531839

アブソリュートエンコーダ

発明者：
遠藤 義広

遠藤 義広 について


出願人/特許権者：
光洋電子工業株式会社

光洋電子工業株式会社 について


代理人 (1件)： 佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-250348
公開番号（公開出願番号）：特開平11-094595
出願日： 1997年09月16日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 停電時において、外力によって回転スリットが回転しても誤計数が発生することがないようにしたアブソリュートエンコーダを提供する。【解決手段】 受光回路14,14nの出力をラッチして出力するラッチ回路22と、ラッチ回路22の前回のラッチ出力に相当する信号を出力するラッチ回路23と、ラッチ回路22の出力とラッチ回路23の出力とを対比してその対比結果に応じて減算指令信号又は加算指令信号を出力する比較回路24と、減算指令信号又は加算指令信号を入力して、減算又は加算処理をする回転計数カウンタ25とを備え、そして、発光ダイオード13のパルス駆動周期を、エンコーダが許容最高回転速度にて回転した場合の回転スリットの回転角で、90 ゚分の回転所要時間<駆動周期≦(180 ゚-1パルス分)の回転所要時間の範囲に設定する。
請求項（抜粋）：
発光素子と、該発光素子に対して固定スリット板及び回転スリット板を介して対応配置され、アブソリュートデータを生成する受光回路とを備え、停電時にバックアップ用の電池により駆動されるアブソリュートエンコーダにおいて、前記発光素子をパルス駆動するタイミングとほぼ同一のタイミングで前記受光回路の出力をラッチして出力する第1のラッチ回路と、前記第1のラッチ回路の出力を前記パルス駆動のタイミングから所定時間遅れたタイミングでラッチし、前記第1のラッチ回路が前記受光回路の出力をラッチして出力したタイミングでは当該第1のラッチ回路の前回のラッチ出力に相当する信号を出力する第2のラッチ回路と、前記第1のラッチ回路が前記受光回路の出力をラッチした後に、前記第1のラッチ回路の出力と前記第2のラッチ回路の出力とを対比してその対比結果に応じて減算指令信号又は加算指令信号を出力する比較回路と、前記減算指令信号又は加算指令信号を入力して、減算処理又は加算処理をする回転計数カウンタとを備え、前記発光素子のパルス駆動周期を、エンコーダが許容最高回転速度にて回転した場合の前記回転スリットの回転角で、90 ゚分の回転所要時間<駆動周期≦(180 ゚-1パルス分)の回転所要時間の範囲にしたことを特徴とすることを特徴とするアブソリュートエンコーダ。
IPC (3件)：
G01D 5/249 ,  G01D 5/245 102 ,  H03M 1/24
FI (4件)：
G01D 5/249 D ,  G01D 5/249 J ,  G01D 5/245 102 T ,  H03M 1/24
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM