特許

J-GLOBAL ID：200903053703826891

強誘電体型不揮発性半導体メモリ、及び、印加電圧パルス幅制御回路

発明者： 仁科 英一 ,  西原 利幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-377438
公開番号（公開出願番号）：特開2002-184170
出願日： 2000年12月12日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】製造時のばらつき、強誘電体材料の反転電圧の温度依存性に対する対策を備え、しかも、ディスターブ耐性に優れた強誘電体型不揮発性半導体メモリを提供する。【解決手段】強誘電体型不揮発性半導体メモリは、強誘電体層を有するキャパシタ部を備えたメモリセルMC1M,MC2Mが、複数、配列されて成るメモリユニットMU1、MU2を備え、更に、印加電圧パルス幅制御回路10を備え、印加電圧パルス幅制御回路10は、第1及び第2の電圧のパルス幅を、選択メモリセルにおいてはキャパシタ部へのデータの書込み及び/又はデータの読出しを行うことができ、且つ、非選択メモリセルのキャパシタ部を構成する強誘電体層においては分極反転が生じないようなパルス幅に可変制御する。

請求項（抜粋）：

強誘電体層を有するキャパシタ部を備えたメモリセルが、複数、配列されて成るメモリユニットを備え、選択メモリセルへのデータの書込み及び/又は選択メモリセルからのデータの読出し時に選択メモリセルのキャパシタ部に第1の電圧が印加されたとき、同時に、非選択メモリセルのキャパシタ部に第2の電圧が印加される構造を有する強誘電体型不揮発性半導体メモリであって、第1及び第2の電圧のパルス幅は、選択メモリセルにおいてはキャパシタ部へのデータの書込み及び/又はデータの読出しを行うことができ、且つ、非選択メモリセルのキャパシタ部を構成する強誘電体層においては分極反転が生じないようなパルス幅に可変制御されることを特徴とする強誘電体型不揮発性半導体メモリ。

IPC (5件)：

G11C 11/22 501 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 27/105 ,  H01L 27/10 481

FI (5件)：

G11C 11/22 501 P ,  G11C 11/22 501 L ,  H01L 27/10 481 ,  G11C 11/34 352 A ,  H01L 27/10 444 C

Fターム (17件)：

5B024AA04 ,  5B024BA02 ,  5B024BA29 ,  5B024CA01 ,  5B024CA07 ,  5B024CA11 ,  5F083FR01 ,  5F083GA09 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA43 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083NA01 ,  5F083NA08