特許

J-GLOBAL ID：200903053711081625

ASIC原型作製器

発明者： マンフレッド ザイネル ,  ミカエル ブディニ
出願人/特許権者： クローネ アクチエンゲゼルシャフト
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-070091
公開番号（公開出願番号）：特開平6-013592
出願日： 1993年03月29日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】 集積回路又はASICのエミュレーションを許容して後のハードウェア環境中でコンポネントの試験が行われるような電子ハードウェアASIC原型作製器の提供。【構成】 論理セル中にプログラム可能な遅延ユニットを付加すること及び遅延ユニットをもつプログラム可能な結合フィールドを応用して多数の論理セルで形成される論理モジュールを組合せることにより、ASICの時間行動がエミュレーション中に考慮され、それにより完全なエミュレーションが得られる。すべての入力を定義された論理状態に意図的に設定すると誤りエミュレーションに達することがあり得る。プログラム可能な遅延ユニットにより競合問題が検出できる。

請求項（抜粋）：

相互に接続されて論理ブロックを形成する多数の配列可能な論理セルと、多数の配列可能な I/Oセルと、多数の配列可能な布線とを有して成るハードウェア・エミュレーション・システムにおいて、各論理セル(30)にはプログラム可能な遅延ユニット(34, 47)が挿入されていることを特徴とするハードウェア・エミュレーション・システム。

IPC (2件)：

H01L 27/118 ,  H01L 21/82

FI (2件)：

H01L 21/82 M ,  H01L 21/82 T

引用特許：

審査官引用 (2件)

• 特開昭60-107965
  
• 特開昭55-166368