特許
J-GLOBAL ID：200903053720174032
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-189386
公開番号（公開出願番号）：特開平6-037116
出願日： 1992年07月16日
公開日（公表日）： 1994年02月10日
要約：
【要約】 (修正有)【目的】界面の電気抵抗を低減したオーミック電極を形成できる半導体装置の製造方法を提供する。【構成】半絶縁性GaAs基板31上にSiをn型不純物として、イオン打込みやCVD法により第1半導体層のn-GaAs層32を形成する。その上にWSiからなるゲート電極33と、ソース及びドレインの各オーミック電極形成部Aに窓開けしたSiONのマスク34を形成する。次に第1半導体層の表面をガスエッチングした後、露出されたその層の新表面S上に同じ導電型の第2半導体層を形成する。その際第1半導体層と同じn型不純物を、第1半導体層の新表面S上に残留蓄積するようにガスエッチングすることにより、新表面上に選択形成されるオーミック接合層と基板31との界面の格子欠陥や真空中の残留不純物に起因する空乏層を打消して、この界面における電気抵抗を低減させる。
請求項（抜粋）：
所定の導電型を有する第1の半導体層の表面をガスエッチングした後、このエッチングにより露出された上記第1の半導体層の新たな表面上に、上記第1の半導体層と同じ導電型の第2の半導体層を形成する際に、上記第1の半導体層の導電型と同じ導電型を与える不純物を残留させて上記第1の半導体層の新たな表面上に蓄積するように上記ガスエッチングを行うことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/302
