特許
J-GLOBAL ID：200903053725152789
レベル変換回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-191698
公開番号（公開出願番号）：特開平8-065142
出願日： 1994年08月16日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 従来より静止時電流の発生が少ないレベル変換回路を提供する。【構成】 第1の電源110 とこれより低い電圧を示す第2の電源120 との間にC-MOSインバータ回路25を具える。入力信号VINにおける最大電圧にP-MOS21のしきい値電圧を加えた電圧より低い電圧でかつ第2の電源120 が示す電圧以上の第3の電圧を発生する少なくとも1つの電圧発生部130 を具える。さらに、第1の電源110 をC-MOSインバータ回路25を構成するP-MOS21が作り込まれた基板に接続するための第1の回路29と、電圧発生部130 を前記基板に接続するための第2の回路31と、入力信号VINに応じ第1の回路29および第2の回路31のいずれか一方を有効とする回路切り換え部140 とを具える。
請求項（抜粋）：
第1の電源とこれより低い電圧を示す第2の電源との間にC-MOSインバータ回路を具え、入力信号のレベルを変換して出力するレベル変換回路において、第1の電源が示す電圧より低くかつ第2の電源が示す電圧以上の第3の電圧を発生する少なくとも1つの電圧発生部と、前記第1の電源をC-MOSインバータ回路を構成するP-MOSが作り込まれた基板に接続するための第1の回路と、前記電圧発生部を前記基板に接続するための第2の回路と、入力信号に応じ前記第1の回路および第2の回路のいずれか一方を有効とする回路切り換え部とを具えたことを特徴とするレベル変換回路。
IPC (2件)：
前のページに戻る
