特許
J-GLOBAL ID：200903053725505576
モノリシック集積回路の接続コンタクト用保護回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-284729
公開番号（公開出願番号）：特開平5-251640
出願日： 1992年10月22日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 本発明は、CMOS技術で構成された複数の入力/出力段を備えたモノリシック集積回路を静電気放電から保護する保護回路を提供することを目的とする。【構成】 各接続コンタクトの領域H1 において、限定されたスイッチングしきい値および接続コンタクトから電源供給端子までの低い抵抗のシンク路を形成する4層装置をn+ 領域z1 とそれを囲むp型基体領域stとその外側のn+ 領域z2 で形成した寄生トランジスタtaおよび基体トランジスタtsの結合によって形成し、保護回路は、4層装置の少なくとも一部分と別の4層装置を形成する別の素子との間で基体中を流れる電流を阻止する装置z5 を含んでいることを特徴とする。
請求項（抜粋）：
CMOS技術で構成された複数の入力/出力段を備え、静電気から保護するための放電用の抵抗およびシンク装置を具備しているモノリシック集積回路の保護回路において、各接続コンタクトの領域において、限定されたスイッチングしきい値および接続コンタクトから電源供給端子までの低い抵抗のシンク路を備えた少なくとも1つの4層装置を具備し、保護回路は、4層装置の少なくとも一部分と別の4層装置を形成する別の素子との間で基体中を流れる電流を阻止する装置を含んでいることを特徴とする保護回路。
引用特許：
前のページに戻る
