特許
J-GLOBAL ID：200903053726351025
NANDフラッシュメモリを利用したブートシステム及びその方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-060467
公開番号（公開出願番号）：特開2003-271391
出願日： 2003年03月06日
公開日（公表日）： 2003年09月26日
要約：
【要約】【課題】 NANDフラッシュメモリを利用することを目的とする。【解決手段】CPUコア、システムメモリ、前記CPUコア及び前記システムメモリ間のデータ通信のためにインタフェースを有するシステムにおいて、少なくともブートコードを貯蔵するNANDフラッシュメモリと、前記NANDフラッシュメモリへの制御信号伝送を制御し、前記NANDフラッシュメモリからのブートコードを前記インタフェースを通じて受け入れるブートストラッパと、前記NANDフラッシュメモリからアクセスされた前記ブートコードを貯蔵するRAMとを含み、システムブーティング動作は前記CPUコアによって前記RAMから前記ブートコードを読み出す動作を含むことを特徴とするシステム。
請求項（抜粋）：
CPUコア、システムメモリ、前記CPUコア及び前記システムメモリ間のデータ通信のためにインタフェースを有するシステムにおいて、少なくともブートコードを貯蔵するNANDフラッシュメモリと、前記NANDフラッシュメモリへの制御信号伝送を制御し、前記NANDフラッシュメモリからのブートコードを前記インタフェースを通じて受け入れるブートストラッパと、前記NANDフラッシュメモリからアクセスされた前記ブートコードを貯蔵するRAMとを含み、システムブーティング動作は前記CPUコアによって前記RAMから前記ブートコードを読み出す動作を含むことを特徴とするシステム。
IPC (2件)：
G06F 9/445
, G06F 12/06 520
G06F 12/06 520 F
, G06F 9/06 610 K
5B060AA18
, 5B060MM02
, 5B076AA01
, 5B076BB12
