特許
J-GLOBAL ID:200903053744102644
階調表示装置の表示信号処理回路
発明者:
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願2002-176801
公開番号(公開出願番号):特開2004-020991
出願日: 2002年06月18日
公開日(公表日): 2004年01月22日
要約:
【課題】PDPの表示画像のコントラストを強調する際に前記表示画像が飽和状態に達することを防止する。【解決手段】A/D変換部3はPDP1の画素を表示するための映像信号aを入力するとnビットデータにA/D変換し、γ逆補正部4はそのA/D変換されたnビットデータをγ逆補正する一方、ゲイン調整部9はγ逆補正されたnビットデータを増幅する。ここで、比較部10はゲイン調整部の出力データ値とA/D変換部の出力データ値との大小を比較し値の小さいデータを選択的に出力処理部5に出力し、出力処理部5からPDP1に出力させ、画像として表示させる。【選択図】 図1
請求項(抜粋):
複数の画素がマトリクス状に配列された表示パネルを備えるとともに、前記表示パネルの1画面の表示期間を表す1フィールド期間を前記画素の発光期間がそれぞれ重み付けされたn個以上のサブフィールドに分割し、分割したn個以上のサブフィールドにより2n階調表示を行う階調表示装置の表示信号処理回路において、
映像信号をγ逆補正するγ逆補正部と、
前記γ逆補正部によりγ逆補正された信号を増幅する増幅部と、
前記増幅部の出力信号と、前記γ逆補正部への入力信号との大小を比較し値の小さい信号を選択的に出力する比較部と、
前記比較部の出力を表すnビットデジタルデータをもとに前記画素の2n階調表示を行う信号処理部と
を有することを特徴とする階調表示装置の表示信号処理回路。
IPC (4件):
G09G3/28
, G09G3/20
, G09G3/36
, H04N5/66
FI (7件):
G09G3/28 K
, G09G3/20 612U
, G09G3/20 641E
, G09G3/20 641Q
, G09G3/20 642E
, G09G3/36
, H04N5/66 101Z
Fターム (30件):
5C006AA01
, 5C006AA14
, 5C006AF45
, 5C006AF46
, 5C006AF51
, 5C006AF52
, 5C006AF53
, 5C006AF71
, 5C006AF81
, 5C006BC16
, 5C006BF14
, 5C006BF25
, 5C006FA18
, 5C006FA56
, 5C058AA11
, 5C058BA07
, 5C058BA08
, 5C058BA13
, 5C058BB04
, 5C058BB14
, 5C080AA05
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080DD03
, 5C080EE29
, 5C080GG07
, 5C080GG08
, 5C080JJ02
, 5C080JJ05
引用特許:
審査官引用 (1件)
-
映像表示装置
公報種別:公開公報
出願番号:特願2001-378094
出願人:三菱電機株式会社
前のページに戻る