特許

J-GLOBAL ID：200903053744657387

半導体集積回路

発明者： 湯浅 雄一
出願人/特許権者： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-010820
公開番号（公開出願番号）：特開平7-221642
出願日： 1994年02月02日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】低電圧動作の半導体集積回路に内蔵されたD/A変換器の変換精度を向上させること。【構成】D/A変換器1の抵抗選択スイッチとなるCMOSトランスミッションゲート4を構成するCMOSアナログスイッチ9のp型MOS9aのゲート電位を降圧回路13で下降させ、n型MOS9bのゲート電位を昇圧回路14で上昇させる。【効果】半導体集積回路を低電圧で動作させても、それによるCMOSアナログスイッチのVGSの減少を抑え、ON抵抗を減少させるので、入力と出力との電圧差の広がりを抑えることができる。従って、低電圧動作の半導体集積回路に内蔵されたD/A変換器の変換精度を向上させることができる。

請求項（抜粋）：

一端に電源電極、他端に接地電極が接続され、抵抗値が等しい複数の抵抗が直列に接続された抵抗群と、各抵抗の接続点毎にそれぞれ並列に設けられた抵抗選択スイッチ群と、デジタル信号を入力することにより、前記抵抗選択スイッチ群の内、前記デジタル信号に対応したアナログ信号を出力させる抵抗選択スイッチをON状態とする抵抗選択信号を出力するデコーダとで構成されるD/A変換器を備えた半導体集積回路であって、前記抵抗選択スイッチ群は、並列に接続されたp型MOS及びn型MOSからなるCMOSアナログスイッチと、接地電極側に降圧回路を接続し、出力が前記p型MOSのゲート電極に接続された第1のインバータと、電源電極側に昇圧回路を接続し、出力が前記n型MOSのゲート電極に接続された第2のインバータとで構成されたCMOSトランスミッションゲートからなることを特徴とする半導体集積回路。

IPC (7件)：

H03M 1/06 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/00 ,  H03M 1/76

FI (2件)：

H01L 27/04 B ,  H01L 27/08 321 L