特許

J-GLOBAL ID：200903053751874431

半導体集積回路

発明者： 渡部 隆夫 ,  中込 儀延 ,  石倉 和夫 ,  中川 哲也 ,  木内 淳
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-071821
公開番号（公開出願番号）：特開平7-282237
出願日： 1994年04月11日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】 2次元デ-タを用いた演算処理を高い並列度で高速に行うことのできる半導体集積回路を与えること。【構成】 2次元メモリアレ-(MAR)、2次元メモリアレ-のワ-ド線を選択することによりデ-タ線を通じて並列に読みだしたデ-タを演算回路群へ並列に転送する並列デ-タ転送回路(TRC)、並列デ-タ転送回路から転送されるデ-タを用いて演算処理を並列に行う演算回路群(PE)を具備し、個々の演算回路は並列デ-タ転送回路を通じて上記2次元メモリアレ-の連続する複数のワ-ド線とデ-タ線をアクセスでき、複数の隣接する演算回路がアクセスできる2次元メモリアレ-のデ-タ線の範囲は重なりを持つようにした。【効果】 隣接する演算回路がアクセスできるデ-タ線の範囲は重なりを持つため、2次元メモリアレ-に記憶された2次元デ-タに対してコンボリュ-ション演算などを並列に行うことができる。

請求項（抜粋）：

複数のデータ線と該複数のデータ線と交叉する複数のワード線と上記複数のデータ線と上記複数のワード線との所望の交点に設けられた複数のメモリセルとを具備するメモリセルアレーと、上記複数のデータ線からの複数のデータを並列に転送する並列データ転送回路と、該並列データ転送回路により転送された上記複数のデータを入力信号とする複数の演算回路とを具備し、上記並列データ転送回路は上記複数の演算回路の各演算回路に対して上記複数のデータ線の2本以上のデータ線を順次選択して接続することにより上記複数のデータの2つ以上のデータを上記複数の演算回路の各演算回路に転送することが可能な如く構成されるとともに上記複数の演算回路の隣合う演算回路が同一のデータ線から同一のデータを入力することが可能な如く構成されてなることを特徴とする半導体集積回路。

IPC (2件)：

G06T 1/20 ,  G06T 5/20

FI (2件)：

G06F 15/66 K ,  G06F 15/68 400 J

引用特許：

審査官引用 (1件)

• 並列プロセッサ
  公報種別：公開公報   出願番号：特願平4-237241   出願人：ソニー株式会社