特許
J-GLOBAL ID：200903053768695239
半導体素子収納用パッケージ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2002-177387
公開番号（公開出願番号）：特開2004-022891
出願日： 2002年06月18日
公開日（公表日）： 2004年01月22日
要約：
【課題】入出力端子の平板部上面に高密度に複数の線路導体を設ける際に、端部線路導体と側面のメタライズ層との間で放電や電磁波の漏れが発生することを有効に防止し、また端部線路導体が枠体に電気的に短絡するのを防止すること。【解決手段】入出力端子3の平板部3aの上面に形成される複数の線路導体3a-Aのうち端部線路導体Aは、メタライズ層側の側辺を平板部3a上面の辺部に合わせて形成されているとともに平板部3aおよび立壁部3bの側面における境界線Bを囲むように中央部が境界線Bに略平行な導体非形成部5が形成されており、入出力端子3の側面のメタライズ層は、立壁部3bの側面の略全面に形成されているとともに平板部3aでの幅が立壁部3bでの幅よりも大きく導体非形成部5の長さよりも小さくなっている。【選択図】 図2
請求項（抜粋）：
上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着された金属製の枠体と、該枠体の側部に形成された貫通孔または切欠き部から成る入出力端子の取付部と、上面に一辺から対向する他辺にかけて複数の線路導体が形成された略四角形の誘電体から成る平板部および該平板部の上面に前記複数の線路導体の一部を間に挟んで接合された誘電体から成る立壁部を有し、かつ前記平板部および前記立壁部の前記線路導体に略平行な側面にメタライズ層が連続して形成されて前記取付部に嵌着された前記入出力端子とを具備しており、前記複数の線路導体のうち端に位置する端部線路導体は、前記メタライズ層側の側辺を前記平板部上面の辺に合わせて形成されているとともに前記平板部と前記立壁部との前記側面における境界線を囲むように中央部が前記境界線に略平行な導体非形成部が形成されており、前記メタライズ層は、前記立壁部の前記側面の略全面に形成されているとともに前記平板部での幅が前記立壁部での幅よりも大きく前記導体非形成部の長さよりも小さいことを特徴とする半導体素子収納用パッケージ。
IPC (2件)：
FI (2件)：
H01L23/04 E
, H01L23/12 301Z
