特許

J-GLOBAL ID：200903053781594662

薄膜半導体装置及びその製造方法

発明者： 内田 祐介 ,  中堀 正樹
出願人/特許権者： 株式会社アドバンスト・ディスプレイ
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2001-241738
公開番号（公開出願番号）：特開2003-060210
出願日： 2001年08月09日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】高濃度不純物層から不純物が半導体層に拡散することを効果的に防止すること【解決手段】絶縁性基板1上にゲート電極2を形成した後、プラズマCVD法でSiN膜、a-Si膜を形成する。その後、N2プラズマもしくはHe/N2プラズマ処理等によりa-Si膜上部を窒化させ、n型シリコン膜を堆積する。次に、エキシマレーザ等を照射し、a-Si膜をpoly-Si膜に変換した後、ソース・ドレイン電極を形成し、パッシベーション膜を形成する。この様にして形成したTFTは特性のばらつきが小さく、再現性にすぐれた薄膜トランジスタが製造できる。

請求項（抜粋）：

絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、高濃度不純物層及びソース・ドレイン電極を備えた薄膜半導体装置であって、前記半導体層において、前記高濃度不純物層と接する部分に窒化層が形成され、前記半導体層は、結晶化されている薄膜半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/336

FI (4件)：

H01L 21/20 ,  H01L 29/78 616 S ,  H01L 29/78 616 K ,  H01L 29/78 627 G

Fターム (30件)：

5F052AA02 ,  5F052BB07 ,  5F052DA02 ,  5F052DB03 ,  5F052EA15 ,  5F052JA02 ,  5F110AA14 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG45 ,  5F110GG58 ,  5F110GG60 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK14 ,  5F110HK21 ,  5F110HK35 ,  5F110PP03 ,  5F110QQ09

引用特許：

審査官引用 (1件)

• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願2000-031404   出願人：松下電器産業株式会社