特許
J-GLOBAL ID：200903053801076817
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願平6-141115
公開番号（公開出願番号）：特開平7-326775
出願日： 1994年05月31日
公開日（公表日）： 1995年12月12日
要約：
【要約】【目的】 ダイオードの抵抗性フィールドプレートの抵抗値の増大を図る。【構成】 抵抗性フィールドプレートを構成するSIPOSから成る抵抗性導電膜9を帯状高抵抗導電膜15a〜15dの集まりで形成する。これにより、抵抗性導電膜9の抵抗値の増大を図る。
請求項（抜粋）：
実質的に平坦な表面を有すると共に第1及び第2の半導体領域を含み、前記第1の半導体領域は前記表面に露出する部分を有すると共に第1の導電型を有し、前記第2の半導体領域は前記表面に露出する部分を有するように前記第1の半導体領域の中に島状に配置されていると共に前記第1の導電型と反対の第2導電型を有している半導体基体と、前記第2の半導体領域に直接又は間接に接続された第1の電極と、前記第1の半導体領域に直接又は間接に接続された第2の電極と、前記第1の電極を囲むように前記半導体基体の表面上に形成された絶縁膜と、前記第2の半導体領域を囲む前記第1の半導体領域の表面に対向するように前記絶縁膜上に配置され、且つその内周側部分が前記第1の電極に接続され、その外周側部分が前記第1の半導体領域に接続されている抵抗性導電膜とを備えた半導体装置において、前記抵抗性導電膜に孔が形成され、前記抵抗性導電膜が帯状部分を有し、前記孔は前記第1及び第2の半導体領域間のPN接合に少なくとも定格の逆バイアス電圧が印加されている時に、前記孔に対向する前記第1の半導体領域の部分にも空乏層を生じさせることができる大きさに設定されていることを特徴とする半導体装置。
引用特許：
前のページに戻る
