特許
J-GLOBAL ID：200903053803919390
共有されるアナログ/デジタル・コンバータとRAMメモリーを有する、イメージ・センサー用の読み出し回路
発明者：
出願人/特許権者：
代理人 (2件)：
野村 泰久
, 大菅 義之
公報種別：公表公報
出願番号（国際出願番号）：特願2008-504339
公開番号（公開出願番号）：特表2008-535397
出願日： 2006年03月30日
公開日（公表日）： 2008年08月28日
要約：
イメージャーの多数の列によりアナログ/デジタル・コンバータ(ADC)を共用させるようにしたイメージャーの読み出し回路が提供されている。複数グループのADCが、それらADCによって処理された信号を記憶するための単一ブロックのメモリーを共用する。ADCは、ピクセル列の1グループから受取られた信号を処理すると共に、異なる時間には、ピクセル列の他のグループからの信号も処理する。一つの列からの信号の一つが処理され第一のメモリー・バンクに記憶されている間に、既に処理され第二のメモリー・バンクへ記憶された信号がパイプライン読み出し処理のために記憶域から読み出され、更なる処理のために下流へ送り出される。【選択図】3
請求項（抜粋）：
イメージング装置用の読み出し回路であって、
ピクセル・アレイの複数の列からのピクセル信号を受け取るように連結されているアナログ/デジタル変換回路と、
前記メモリー・アレイの複数の列の信号を表すデジタル信号をそれぞれに記憶するための複数の記憶域を有し、前記アナログ/デジタル回路に選択的に連結されるメモリーと、
を備える読み出し回路。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5C024AX01
, 5C024GX15
, 5C024GY31
, 5C024GY39
, 5C024GZ49
, 5C024HX23
, 5C024HX57
