特許
J-GLOBAL ID：200903053816084794
半導体スイッチ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-227254
公開番号（公開出願番号）：特開平7-086899
出願日： 1993年09月13日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 より大きい入力電力でも低歪である半導体スイッチ回路を提供する。【構成】 入力端子1と出力端子2とが第1のFET(電界効果素子)3のソース及びドレインとなるように接続され、入力端子1とアースとが第2のFET4のドレインとソースになるように接続されている。入力端子1と第2のFET4のゲート電極との間に第2のFET4のゲート-ドレイン容量よりも大きな容量値を有するキャパシタ9が挿入される。入力端子1と出力端子2とが第1のFET3のオン動作により接続され且つ入力端子1とアースとの短絡が第2のFET4のオフ動作により防止された状態において、入力電力が大きくても、その入力信号の電圧の負のサイクルではその負値の電圧で第2のFET4のゲート電圧を下げて、第2のFET4のオフ動作を維持させる。従って、より大きい入力電力においても、より一層低歪みとなる。
請求項（抜粋）：
入力端子及び出力端子が第1の電界効果素子のソース及びドレインとなるように接続されると共に、入力端子及びアースが第2の電界効果素子のドレイン及びソースとなるように接続され、前記第1の電界効果素子及び第2の電界効果素子により入力端子の短絡及び入出力端子の接続を実現するようにした半導体スイッチ回路において、前記入力端子と前記第2の電界効果素子のゲート電極との間には、前記第2の電界効果素子内のゲート・ドレイン間容量よりも大きな容量値を有するキャパシタが挿入されることを特徴とする半導体スイッチ回路。
IPC (2件)：
前のページに戻る
