特許

J-GLOBAL ID：200903053823275350

半導体装置の製造方法

発明者： 小山 邦明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175108
公開番号（公開出願番号）：特開平6-021210
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】溝側壁部でのリーク電流を抑える構造を有した溝型の素子分離領域の製造方法を提供する。【構成】P+ 拡散層7aを貫通する溝9は、スペーサであるシリコン酸化膜8aに対して自己整合的に形成され、シリコン酸化膜10aで充填される。これにより、P+ 拡散層7aは、溝9の側壁部のP型シリコン基板1の表面に自己整合的に形成される。また、P+ 拡散層7aの直上には、合計した膜厚が厚いシリコン酸化膜8b,2が設けられている。

請求項（抜粋）：

一導電型のシリコン基板上に、第1の絶縁膜,第1の多結晶シリコン膜,第2の絶縁膜,および第2の多結晶シリコン膜を順次形成する工程と、素子分離領域が形成される領域以外を覆う形状を有するフォトレジストを、前記第2の多結晶シリコン膜上に形成する工程と、前記フォトレジストをマスクにして、前記第2の多結晶シリコン膜,前記第2の絶縁膜,および前記第1の多結晶シリコン膜を順次エッチング除去して開口部を形成する工程と、前記開口部,および前記第1の絶縁膜を介したイオン注入により、前記シリコン基板表面の前記素子分離領域が形成される領域に、第1の一導電型拡散層を形成する工程と、前記フォトレジストを除去して、全面に第3の絶縁膜を形成する工程と、前記第3の絶縁膜,および前記第1の絶縁膜を異方性エッチングして、前記開口部の側壁に前記第3の絶縁膜からなるスペーサを形成し、前記開口部底面の前記第1の絶縁膜を除去する工程と、シリコンの異方性エッチングにより、前記第2の多結晶シリコン膜を除去し、前記シリコン基板に前記スペーサに自己整合的な溝を形成する工程と、前記シリコン基板の表面に対して垂直方向のイオン注入により、前記溝の底部に第2の一導電型拡散層を形成する工程と、全面に表面が平坦化された第4の絶縁膜を形成する工程と、前記第1の多結晶シリコン膜の上面が露出するまで、前記第4の絶縁膜,前記スペーサ,および前記第2の絶縁膜をエッチバックする工程と、前記第1の多結晶シリコン膜を除去する工程と、を有することを特徴とする半導体装置の製造方法。