フラッシュメモリおよびその消去方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-133961
公開番号（公開出願番号）：特開平8-329689
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】消去処理動作中に新たに消去対象のブロックが生じても、このブロックを含めた消去処理時間を短縮する。【構成】メモリブロックMB1〜MB4それぞれと対応する消去追加レジスタRa1〜Ra4及び消去許可レジスタRb1〜Rb4を設ける。消去ブロック設定コマンドを受付けて消去ブロックアドレスと対応する消去追加レジスタをセットし消去コマンドを受付けてその制御信号を出力するコマンド解析回路1を設ける。上記制御信号を受けて消去追加レジスタRa1〜Ra4のセット状態をチェックし、セット状態の消去追加レジスタと対応する消去許可レジスタをセットしてこのセット状態の消去レジスタと対応するメモリブロックの一括消去,ベリファイを制御する制御回路2を設ける。消去追加レジスタRa1〜Ra4を介して、消去ブロックの設定処理と一括消去処理とを並行して行う。

請求項（抜粋）：

複数のメモリセルを配置し対応する消去許可信号が活性化レベルのとき印加された消去電圧パルスに従って前記複数のメモリセルを一括消去しリードライト制御信号に従って指定されたアドレスのメモリセルに対しデータの書込み、読出しを行う一括消去単位の複数のメモリブロックと、これら複数のメモリブロックそれぞれと対応して設けられた複数の消去追加レジスタおよび消去許可レジスタと、伝達されたコマンドが消去ブロック設定コマンドのとき伝達された消去ブロックアドレスと対応する前記消去追加レジスタをセットし消去コマンドのとき消去コマンド処理信号を出力するコマンド解析部と、前記消去コマンド処理信号を受け、前記複数の消去追加レジスタのうちにセット状態のものがあればそのセット状態の消去追加レジスタと対応する前記消去許可レジスタをセットして活性化レベルの前記消去許可信号を出力させると共にこの消去追加レジスタをクリアし、前記複数の消去許可レジスタのうちにセット状態のものがあるとき前記複数のメモリブロックに前記消去電圧パルスを印加した後前記リードライト制御信号を出力して一括消去されたメモリブロックの消去状態をベリファイ制御し、このベリファイの結果が良と判定されたときこのメモリブロックと対応する消去許可レジスタをクリアする制御部とを有することを特徴とするフラッシュメモリ。

前のページに戻る