特許

J-GLOBAL ID：200903053858864021

MOS型電力装置の製造方法

発明者： ジュゼッペ フェルラ ,  フェルッチオ フリシーナ
出願人/特許権者： エスジーエス-トムソン マイクロエレクトロニクス エッセ エッレ エーレ ,  コンソルツィオ ペル ラ リセルカ スーラ マイクロエレットロニカ ネル メッツォジオルノ
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-155983
公開番号（公開出願番号）：特開平8-017849
出願日： 1995年06月22日
公開日（公表日）： 1996年01月19日
要約：

【要約】【目的】 長時間高温の熱処理を行うことなくMOS型電力装置を製造できるようにする。【構成】 P型エピタキシャル層3の表面上に絶縁ゲート層8を形成する。次いで、絶縁ゲート層8を選択的に除去する。次いで、P型ドーパントをN型エピタキシャル層3に選択的にイオン注入する。次いで、P型ドーパントを、傾斜角度α1、α2でN型エピタキシャル層3にそれぞれイオン注入する。基本セル1が方形面の場合にはこの工程が4回行われる。次いで、多ドース量のN型ドーパントを、多量ドープ部5にイオン注入して、絶縁ゲート層8の端部にほぼ整列したソース領域7を形成する。

請求項（抜粋）：

熱処理を行わずにMOS型電力装置を製造するに当たり、a)第1導電型の少量ドープ半導体材料層(3)の表面上に導電性の絶縁ゲート層(8)を形成し、b)前記半導体材料層(3)表面の選択部分から前記絶縁ゲート層(8)を選択的に除去し、c)イオン注入直後に第2導電型の第1ドーパントのあらゆる熱拡散工程を行うことなく、前記絶縁ゲート層(8)の端部にほぼ整列された多量ドープ領域(5)を得るのに適切なドース量及びイオン注入エネルギーで、マスクとして作用する前記絶縁ゲート層(8)を用いて、前記第1ドーパントを前記半導体材料層(3)の前記選択部分に選択的にイオン注入し、d)イオン注入直後に第2導電型の第2ドーパントのあらゆる熱拡散工程を行うことなく、前記絶縁ゲート層(8)の下に延在する少量ドープチャネル領域(6)を得るのに適切なドース量及びイオン注入エネルギーで、マスクとして作用する前記絶縁ゲート層(8)を用いて、前記半導体材料層(3)の表面に直交する方向に対して規定された角度(α1,α2)で傾斜した方向に沿って前記第2ドーパントを選択的にイオン注入し、e)多ドース量の第1導電型の第3ドーパントを前記多量ドープ領域(5)にイオン注入して前記絶縁ゲート層(8)の端部にほぼ整列されたソース領域(7)を形成することを特徴とするMOS型電力装置の製造方法。

IPC (2件)：

H01L 21/336 ,  H01L 29/78

FI (2件)：

H01L 29/78 658 A ,  H01L 29/78 652 B