特許
J-GLOBAL ID：200903053911404178
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-089268
公開番号（公開出願番号）：特開平5-259161
出願日： 1992年03月16日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】ショートチャンネルの形成が困難であること、工程数が多いこと、層間絶縁膜の膜質が劣化する等の、リフロー技術等の従来の平坦化技術における問題点を解消することができ、しかも工程を短縮化し得る、微細化し高集積化した超LSIの製造に最適な半導体装置の製造方法を提供する。【構成】半導体基板上の絶縁膜に配線を形成する本発明の半導体装置の製造方法は、(イ)第1の絶縁膜12に、配線パターンに対応した凹部14を形成する工程、(ロ)金属を含有する密着層16を、第1の絶縁膜の表面及び凹部に形成する工程、(ハ)密着層上に金属膜18を形成する工程、(ニ)金属膜及び密着層をエッチバックして、前記凹部に金属膜及び密着層を残し、これによって配線層20を形成する工程、(ホ)配線層及び第1の絶縁膜上に第2の絶縁膜22を形成する工程、から成る。
請求項（抜粋）：
半導体基板上の絶縁膜に配線を形成する半導体装置の製造方法であって、(イ)第1の絶縁膜に、配線パターンに対応した凹部を形成する工程と、(ロ)金属を含有する密着層を、第1の絶縁膜の表面及び凹部に形成する工程と、(ハ)密着層上に金属膜を形成する工程と、(ニ)金属膜及び密着層をエッチバックして、前記凹部に金属膜及び密着層を残し、これによって配線層を形成する工程と、(ホ)配線層及び第1の絶縁膜上に第2の絶縁膜を形成する工程、から成ることを特徴とする半導体装置の製造方法。
FI (3件)：
H01L 21/88 K
, H01L 21/88 B
, H01L 21/88 R
