特許
J-GLOBAL ID：200903053912478353
擬似中間調処理回路
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
古澤 俊明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-264985
公開番号（公開出願番号）：特開平9-090902
出願日： 1995年09月19日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 誤差拡散用のラインメモリを不要として回路規模を縮小すること。【解決手段】 nビット(例えば8ビット)の映像信号の下位(n-m)ビット(例えば3ビット)のデータAに基づいて水平方向の誤差拡散演算を行う誤差拡散演算回路56と、この誤差拡散演算回路56の出力値を映像信号の上位mビット(例えば5ビット)のデータBに加算して表示パネルへ出力する第1加算回路52からなり、誤差拡散演算回路56の演算制御回路64によって、δ=D-Sを演算し、この演算値δが正(≧0)になったときに、第1加算回路52にデータBの最下位ビットに「1」を加えるための桁上げ信号を供給して水平方向のみに誤差拡散を行う。そして、演算初期値設定回路70で誤差拡散演算回路56の演算初期値をライン毎に変えて設定することによって、拡散パターンの方向性を消しライン方向の記憶素子(ラインメモリ)を不要にする。
請求項（抜粋）：
順次入力するnビット(nは正の整数)の映像信号のうちの下位(n-m)ビット(m≦n-1)のデータAに基づいて水平方向の誤差拡散演算を行う誤差拡散演算回路と、この誤差拡散演算回路の出力値を前記nビットの映像信号のうちの上位mビットのデータBに加算して表示パネルへ出力する第1加算回路とからなり、前記誤差拡散演算回路は、前記データAを一方の入力とする第2加算回路と、この第2加算回路の出力データCを1ドット遅延させる1ドット遅延回路と、この1ドット遅延回路の出力データDを一方の切換側を介して前記第2加算回路の他方の入力側へ供給する切換回路と、前記1ドット遅延回路の出力データDと予め設定された閾値Sとの差δ(=D-S)を演算し、その演算値δが正(≧0)になったときに、前記第1加算回路に前記データBの最下位ビットに「1」を加えるための桁上げ信号を供給するとともに、前記切換回路を他方の切換側に切り換えて前記演算値δを前記第2加算回路の他方の入力側へ供給する演算制御回路とを具備してなり、前記誤差拡散演算回路の演算初期値を前記表示パネルのライン毎に変えて設定する演算初期値設定回路を設けてなることを特徴とする擬似中間調処理回路。
IPC (5件)：
G09G 3/28
, G06T 5/00
, G09G 3/20
, G09G 3/36
, G09G 5/00 520
G09G 3/28 K
, G09G 3/20 K
, G09G 3/36
, G09G 5/00 520 J
, G06F 15/68 320 A
