特許
J-GLOBAL ID:200903053913396733
差動用低雑音バイアス回路及び差動信号処理装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小笠原 史朗
公報種別:公開公報
出願番号(国際出願番号):特願2005-011845
公開番号(公開出願番号):特開2005-236971
出願日: 2005年01月19日
公開日(公表日): 2005年09月02日
要約:
【課題】 歪特性を確保しつつ同時に良好な雑音特性も得られる差動用低雑音バイアス回路を提供する。【解決手段】 トランジスタQ11のコレクタは、抵抗R15を介して電圧供給点(Vcc)に接続されている。トランジスタQ11のベースは、直列接続された抵抗R13及びR11を介して、トランジスタQ1のベースに接続されている。抵抗R11と抵抗R13との接続点は、さらにトランジスタQ11のコレクタに接続されている。トランジスタQ12のコレクタは、抵抗R16を介して接続点Aにおいて電圧供給点と接続されている。トランジスタQ12のベースは、直列接続された抵抗R14及びR12を介して、トランジスタQ2のベースに接続されている。抵抗R12と抵抗R14との接続点は、さらにトランジスタQ12のコレクタに接続されている。この構成により、接続点Aで高周波接地される。【選択図】 図1
請求項(抜粋):
差動トランジスタのベース又はゲートに低雑音のバイアス電流を供給する差動用低雑音バイアス回路であって、
前記差動トランジスタの一方のベース又はゲートに一方端が接続される第1抵抗と、
前記差動トランジスタの他方のベース又はゲートに一方端が接続される第2抵抗と、
前記第1抵抗の他方端に一方端が接続される第3抵抗と、
前記第2抵抗の他方端に一方端が接続される第4抵抗と、
ベース又はゲートに前記第3抵抗の他方端が接続される第1トランジスタと、
ベース又はゲートに前記第4抵抗の他方端が接続される第2トランジスタとを備え、
前記第1抵抗と前記第3抵抗との接続点、前記第2抵抗と前記第4抵抗との接続点、前記第1トランジスタのコレクタ又はドレイン、及び前記第2トランジスタのコレクタ又はドレインに、電圧供給点より接地素子を介して直流電圧が供給されることを特徴とする、差動用低雑音バイアス回路。
IPC (4件):
H03F3/45
, H03F1/26
, H03F1/32
, H04B1/40
FI (5件):
H03F3/45 Z
, H03F3/45 A
, H03F1/26
, H03F1/32
, H04B1/40
Fターム (32件):
5J500AA01
, 5J500AA12
, 5J500AC21
, 5J500AC41
, 5J500AC91
, 5J500AF10
, 5J500AH02
, 5J500AH10
, 5J500AH25
, 5J500AH29
, 5J500AH33
, 5J500AK02
, 5J500AK03
, 5J500AK09
, 5J500AK12
, 5J500AK32
, 5J500AK41
, 5J500AK53
, 5J500AK55
, 5J500AS13
, 5J500AT01
, 5J500DN14
, 5J500DN22
, 5J500DN25
, 5J500DP02
, 5K011DA01
, 5K011DA06
, 5K011DA12
, 5K011DA15
, 5K011JA01
, 5K011KA04
, 5K011KA18
引用特許:
出願人引用 (2件)
審査官引用 (8件)
全件表示
前のページに戻る