特許
J-GLOBAL ID:200903053921095327
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-276260
公開番号(公開出願番号):特開2003-086684
出願日: 2001年09月12日
公開日(公表日): 2003年03月20日
要約:
【要約】【課題】 信号線に対して複数の隣接配線が存在し、一部の隣接配線からの信号線へのノイズを低減させた場合に、さらに、他の隣接配線からの信号線へのノイズを低減可能な半導体装置を提供する。【解決手段】 半導体装置は、下地層6上に形成された信号線1および隣接配線2,3と、下地層7上に形成された隣接配線4と、下地層8上に形成された隣接配線5とを含む。信号線1上の論理レベルを一定にして、信号線1と隣接配線2との間に線間容量C1が形成され、信号線1と隣接配線3との間に線間容量C2が形成される。そして、隣接配線4,5に信号が供給される。
請求項(抜粋):
信号を高速伝送する信号線と、前記信号線との間で線間容量が形成される位置に前記信号線と平行に設けられた第1および第2の隣接配線と、前記信号線と前記第1の隣接配線との間に形成される第1の線間容量よりも大きい第2の線間容量を前記信号線と前記第2の隣接配線との間に形成する容量制御回路とを備える半導体装置。
IPC (6件):
H01L 21/82
, G11C 11/401
, G11C 29/00 671
, H01L 21/3205
, H01L 21/822
, H01L 27/04
FI (6件):
G11C 29/00 671 T
, H01L 21/82 W
, H01L 21/88 S
, H01L 27/04 D
, G11C 11/34 371 K
, G11C 11/34 371 A
Fターム (46件):
5F033HH08
, 5F033UU04
, 5F033VV16
, 5F033XX00
, 5F033XX23
, 5F038CD05
, 5F038CD13
, 5F038DF04
, 5F038DF05
, 5F038DT04
, 5F038DT15
, 5F038EZ20
, 5F064BB03
, 5F064BB04
, 5F064BB07
, 5F064BB13
, 5F064BB16
, 5F064BB26
, 5F064EE02
, 5F064EE03
, 5F064EE14
, 5F064EE23
, 5F064EE26
, 5F064EE43
, 5F064EE46
, 5F064FF12
, 5F064FF36
, 5F064FF52
, 5F064HH10
, 5F064HH12
, 5L106AA01
, 5L106DD11
, 5L106GG05
, 5L106GG07
, 5M024AA22
, 5M024BB30
, 5M024BB40
, 5M024DD90
, 5M024HH09
, 5M024LL11
, 5M024MM04
, 5M024PP01
, 5M024PP02
, 5M024PP03
, 5M024PP05
, 5M024PP07
前のページに戻る