特許
J-GLOBAL ID:200903053934958626
ROMコントロール回路
発明者:
出願人/特許権者:
代理人 (1件):
萩野 平 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-275311
公開番号(公開出願番号):特開2001-101886
出願日: 1999年09月28日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】システムクロックを低速クロックと、高速クロックの2つのモードに切り替え選択可能とであって、この回路内で、ROMのリードタイミング制御信号を生成するように構成されたROMコントロール回路において、消費電力を上げることなく利用可能であって、かつ、高速仕様に設計されたROMに対して、システム組み込み自由度を向上させる。【解決手段】 ROMを内蔵したマイコンのシステムクロックが低速クロックと、高速クロックの2モードを含み、プリチャージ時のワード線を常時オンした状態で駆動するように構成されたROMコントロール回路において、低速クロックの動作モードでは、アドレスバリッドとデータストローブのデユーティが、50%以下となるように構成されていることを特徴とする。
請求項(抜粋):
ROMを内蔵したマイコンのシステムクロックが低速クロックと、高速クロックの2モードを含み、プリチャージ時のワード線を常時オン状態で駆動するように構成したROMコントロール回路において、前記低速クロックの動作モードではアドレスバリッドとデータストローブのデユーティが、50%以下となるように構成されていることを特徴とするROMコントロール回路。
IPC (2件):
G11C 17/00
, G06F 15/78 510
FI (2件):
G11C 17/00 C
, G06F 15/78 510 P
Fターム (11件):
5B003AA00
, 5B003AB09
, 5B003AC08
, 5B003AD04
, 5B003AD07
, 5B003AD08
, 5B062AA05
, 5B062CC05
, 5B062CC10
, 5B062HH01
, 5B062JJ10
前のページに戻る