特許
J-GLOBAL ID:200903053937147378

低いソース・インダクタンスを有する半導体デバイス

発明者:
出願人/特許権者:
代理人 (1件): 本城 雅則 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-090051
公開番号(公開出願番号):特開平5-110080
出願日: 1992年03月17日
公開日(公表日): 1993年04月30日
要約:
【要約】【目的】 本発明は、低いソ-ス・インダクタンスを有するRFパワ-・デバイスを製作することを目的とする。【構成】 低いソ-ス・インダクタンスを有する半導体デバイスは、最大2つのソ-スがそれぞれ領域と結合することによって形成され、これは基板またはデバイスの背面と結合することを意味する。ソ-ス・コンタクトが背面にあるので、デバイスを接地されたヒ-トシンクに直接配置することが可能となる。
請求項(抜粋):
第1導電性の基板10;前記基板10上に形成される第1導電性のエピタキシャル層12;前記エピタキシャル層12内部に形成され、第1導電性である複数個のチャネル領域;前記エピタキシャル層内部に形成され、第2導電性である複数個のソ-ス29aおよびドレイン29b領域;および前記エピタキシャル層12内部に形成され第1導電性である複数個の第1領域から構成され、前記複数個の第1領域と前記複数個のソ-ス領域は、オ-ミック導電性手段14を通じて結合されることを特徴とする半導体デバイス。
引用特許:
審査官引用 (1件)
  • 特開平1-273346

前のページに戻る