特許
J-GLOBAL ID：200903053950457971
符号付積和演算器およびこれを含むアナログマッチドフィルタ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
奥山 尚一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-118403
公開番号（公開出願番号）：特開2003-317026
出願日： 2002年04月19日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 キャパシタを用いた符号付積和演算器およびこれを含むアナログマッチドフィルタを提供する。【解決手段】 入力信号に対する電圧を保持するキャパシタ326と、キャパシタ326の両端部にそれぞれ接続され、該キャパシタ極性を切り換えるよう信号クロックによって動作するスイッチと、該スイッチのうちのいずれかを介してキャパシタ326の両端部に接続されている電源329とを含んでなる符号付積和演算器およびこれを含むアナログマッチドフィルタを提供する。
請求項（抜粋）：
入力信号に対する電圧を保持するキャパシタ(326)と、該キャパシタ(326)の両端部にそれぞれ接続され、該キャパシタ(326)の極性を切り換えるよう信号クロックによって動作するスイッチと、該スイッチのうちのいずれかを介して前記キャパシタ(326)の両端部に接続されている電源(329)とを含んでなる符号付積和演算器。
IPC (3件)：
G06G 7/14
, G06G 7/16
, H03H 19/00
G06G 7/14 J
, G06G 7/16 W
, H03H 19/00
