特許
J-GLOBAL ID：200903053959257290
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-083191
公開番号（公開出願番号）：特開平6-301635
出願日： 1993年04月09日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】共通バスと通信用の専用バスを簡易に接続する構成のマイクロコンピュータを提供する。【構成】シリアル通信回路104の通信エラーにより発生する割り込み信号117か、専用DMA105の転送終了により発生する割り込み信号118が発生した場合に、CPU102がシリアル通信回路104、専用DMA105のデータをリード、ライトする。その時、リード信号113、ライト信号114を出力する。割り込み信号117,118が出力されているので、ANDゲート115,116がアクティブとなるので、バッファ109,110により、専用バスと共通バスが接続されている。したがって、従来必要としていたアドレス判別回路が不要となる。
請求項（抜粋）：
中央処理装置とタイマー等の周辺機能とを接続する第1のバスと、シリアル通信回路と専用ダイレクト・メモリ・アクセス(以下DMAと略す)・コントローラとを接続する第2のバスと、前記第1のバスと前記第2のバスとの間に前記第1のバスと前記第2のバスを接続する接続装置を設け、前記専用DMAコントローラの転送回数終了時に出力する割り込み信号または前記シリアル通信回路が通信エラーを検出した時に発生する割り込み信号と、中央処理装置が前記シリアル通信回路または前記専用DMAコントローラにアクセスする時に生成される信号との状態に基づき前記接続装置を制御することを特徴とするマイクロコンピュータ。
IPC (4件)：
G06F 13/28 310
, G06F 13/00 353
, G06F 13/362 510
, G06F 15/78 510
