特許
J-GLOBAL ID：200903053969687870

マルチポートパケットプロセッサ

発明者：
ジェニングス アール ダブリュー ザ サード

ジェニングス アール ダブリュー ザ サード について


出願人/特許権者：
ヒュンダイ エレクトロニクス アメリカ

ヒュンダイ エレクトロニクス アメリカ について


代理人 (1件)： 中村 稔 (外9名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-569552
公開番号（公開出願番号）：特表2002-524974
出願日： 1999年08月11日
公開日（公表日）： 2002年08月06日
要約：
【要約】集積回路(400)上のマルチポートパケットプロセッサは、複数の高速パケットベースの通信チャネルをインターフェースする効率的な手段を提供する。マルチポートパケットプロセッサは、複数のポートプロセッサ(410)を含む。それぞれのポートプロセッサは、それぞれの通信チャネルに結合するためのチャネルインターフェース(440)、チャネルインターフェース(440)を通じてデータパケットを処理するためのチャネルプロセッサ(426)、及びポートプロセッサの間の通信を提供するためのプロセッサ間通信インターフェース(444)を含むことができる。チャネルインターフェース(440)は、特定の組のパケットベースのプロトコルを使用してデータパケットを処理するように設計することができる。他には、チャネルインターフェース(440)は、パケットベースのプロトコルの多くの組から選択された組を使用したデータパケットの処理を可能にするプログラマブルな制御装置を有するように設計することができる。
請求項（抜粋）：
それぞれのポートプロセッサが、 少なくとも1つの通信チャネルと結合するためのチャネルインターフェースと、 前記通信チャネルを通じて受信又は送信されるデータパケットを処理する、前記チャネルインターフェースに結合したチャネルプロセッサと、を含み、当該ポートプロセッサは、1つの集積回路内に実施される、そのような1つより多くのポートプロセッサを備えることを特徴とするマルチポートパケットプロセッサ。
IPC (4件)：
H04L 12/66 ,  G06F 15/163 650 ,  H04L 12/44 300 ,  H04L 12/46 200
FI (4件)：
H04L 12/66 E ,  G06F 15/163 650 A ,  H04L 12/44 300 ,  H04L 12/46 200 S
Fターム (17件)：
5B045BB38 ,  5K030HA08 ,  5K030HB18 ,  5K030HC01 ,  5K030HD03 ,  5K030HD06 ,  5K030JA02 ,  5K030KA13 ,  5K030LA08 ,  5K033AA09 ,  5K033BA05 ,  5K033CB02 ,  5K033CB08 ,  5K033CC01 ,  5K033DA05 ,  5K033DB17 ,  5K033DB18
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM