特許

J-GLOBAL ID：200903053978228382

半導体装置

発明者： 佐々木 恭 ,  小林 裕 ,  小野 健
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立マイコンシステム
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-122303
公開番号（公開出願番号）：特開平7-335844
出願日： 1994年06月03日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】 回路パターンのレイアウトに起因する特性や寸法のばらつきを抑止して、性能および歩留りを向上させる。【構成】 中央部の内部セル領域1を取り囲むように配線チャネル領域2を設け、さらにその周囲を、外部との信号の入出力等を行う回路配置されたI/Oセル領域3が取り囲む構成の半導体装置において、内部セル領域1の内部に設けられた多数のMOSトランジスタ10と寸法および配置密度がほぼ同一なダミーMOSトランジスタ20を配線チャネル領域2に形成し、内部セル領域1における辺縁部のMOSトランジスタ11の配置密度等の環境が、中央部のMOSトランジスタ10群と等価になるようにして、製造時における拡散層パターン10aやゲートパターン10bの寸法のばらつきを防止した。

請求項（抜粋）：

素子形成領域の周辺部に、前記素子形成領域の内部に形成される実際の回路パターンと同一または類似の形状を有し、回路動作に寄与しないダミー回路パターンを形成してなることを特徴とする半導体装置。

IPC (2件)：

H01L 27/118 ,  H01L 21/3205

FI (2件)：

H01L 21/82 M ,  H01L 21/88 S