階段ソース/ドレイン接合部を有する電界効果トランジスタ構造

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-583081
公開番号（公開出願番号）：特表2002-530864
出願日： 1999年11月05日
公開日（公表日）： 2002年09月17日
要約：

【要約】本発明を実施するマイクロ電子構造は、高い導電性のソース/ドレイン延長部を有する電界効果トランジスタ(FET)を含む。そのように高い導電性のソース/ドレイン延長部の形成は、そのソース/ドレイン接合を形成するために、ドーピングされた材料のエピタキシャル堆積によって充填し直されパッシベートされるリセスの形成を含む。そのリセスは、そのゲート構造の部分の下にある横方向に延長した部分を含む。そのような横方向の延長部は、その横方向リセスがそのゲート構造のゲート電極部分の下にあるように、そのゲート電極構造(106)の垂直側壁に隣接する側壁スペーサ(108)の下にあることができ、または、FETのチャネル部分内にさらに延びることもできる。一実施形態では、そのリセスは、反対にドーピングされた材料の2つの層のインサイチュ・エピタキシャル堆積によって、充填し直される。このように、ソース/ドレイン延長部の比較的低い抵抗を提供し、さらに良好なオフ状態サブスレショルド・リーク特性を提供する、非常に急な接合が達成される。代替の実施形態は、単一の導電タイプの充填し直されたリセスを実施できる。

請求項（抜粋）：

マイクロ電子構造であって、第1平面である上面を有する基板と、前記基板の上面上に配置される誘電体と、対向する垂直壁に沿って配置された第1の側壁スペーサを有し、前記誘電体上に配置されるゲート電極と、ソース端子およびドレイン端子とを備え、前記ソース端子およびドレイン端子のそれぞれは、一部が前記基板内に一部が前記基板上に、前記第1の側壁スペーサの1つに隣接してそれぞれ配置され、前記ソース端子およびドレイン端子は、少なくとも前記側壁スペーサの部分の下にまで延びる部分をさらに有し、前記ソース端子およびドレイン端子が、第2平面である上面を有し、前記第2平面が前記第1平面より上にあり、前記ソース端子およびドレイン端子が、ドーピングされた結晶半導体を備える、マイクロ電子構造。

Fターム (34件)：

5F140AA10 , 5F140AA29 , 5F140AA40 , 5F140AB03 , 5F140BA01 , 5F140BA05 , 5F140BD05 , 5F140BD10 , 5F140BF04 , 5F140BF05 , 5F140BF11 , 5F140BF14 , 5F140BF18 , 5F140BF21 , 5F140BF28 , 5F140BG08 , 5F140BG11 , 5F140BG12 , 5F140BG14 , 5F140BG29 , 5F140BG34 , 5F140BG51 , 5F140BG53 , 5F140BH27 , 5F140BH33 , 5F140BJ01 , 5F140BJ08 , 5F140BK09 , 5F140BK12 , 5F140BK18 , 5F140BK34 , 5F140CB01 , 5F140CB04 , 5F140CF04

前のページに戻る