特許

J-GLOBAL ID：200903053993698760

半導体集積回路

発明者： 佐藤 恵
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-295353
公開番号（公開出願番号）：特開平5-211284
出願日： 1991年11月12日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】パッケージのリードのインダクタンス成分によって発生する電源ノイズを防止し、アナログ回路の特性を向上させる。【構成】半導体基板3の配線領域に下部電極5と誘電体膜6と上部電極7からなるキャパシタを設ける。

請求項（抜粋）：

半導体基板上に設けられ素子が形成された活性領域と配線が形成された配線領域とを有する半導体集積回路において、前記配線領域の前記配線の下部にキャパシタを設けたことを特徴とする半導体集積回路。