特許
J-GLOBAL ID:200903054017569498
パワー半導体駆動回路
発明者:
出願人/特許権者:
代理人 (1件):
三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-352049
公開番号(公開出願番号):特開2003-158868
出願日: 2001年11月16日
公開日(公表日): 2003年05月30日
要約:
【要約】【課題】 短パルススイッチングの場合でも過電圧の発生を防止することができる半導体駆動回路を提供することが課題である。【解決手段】 ゲート信号のオン、オフに応じて、ゲート容量を充放電する機能を具備したパワー半導体駆動回路において、ゲート容量を遅い速度で一定期間放電する第1のオフゲート回路5と、ゲート容量を速い速度で放電する第2のオフゲート回路6と、ヒステリシス特性を有し、IGBT1のゲート電圧と、予め設定された基準電圧とを比較するヒステリシスコンパレータ10と、を有し、ゲート信号オフ時に第1のオフゲート回路5を駆動させ、ヒステリシスコンパレータ10にて、ゲート電圧が基準電圧よりも高いと判定され、且つ、ゲート信号がオフとされているときに、第2のオフゲート回路6を駆動させる。
請求項(抜粋):
ゲート信号のオン、オフに応じて、ゲート容量を充放電する機能を具備したパワー半導体駆動回路において、パワー半導体素子のゲート電圧と、予め設定された基準電圧とを比較する電圧比較手段を有し、前記電圧比較手段にて、前記ゲート電圧が前記基準電圧よりも大きいと判断された際には、前記ゲート信号オフ時のゲート容量の放電速度を一定期間速くするべく制御することを特徴とするパワー半導体駆動回路。
IPC (2件):
FI (3件):
H02M 1/00 E
, H02M 1/08 A
, H02M 1/08 C
Fターム (10件):
5H740AA04
, 5H740BA11
, 5H740BB07
, 5H740BC01
, 5H740BC02
, 5H740HH05
, 5H740JA01
, 5H740JB01
, 5H740KK01
, 5H740MM01
引用特許:
審査官引用 (6件)
-
特開平3-003415
-
MOSゲート形素子の駆動回路
公報種別:公開公報
出願番号:特願平9-254417
出願人:富士電機株式会社
-
ゲート回路
公報種別:公開公報
出願番号:特願平10-220954
出願人:株式会社東芝
全件表示
前のページに戻る