特許

J-GLOBAL ID：200903054023399529

メモリアクセス装置

発明者： 鈴木 雄一 ,  中西 健一 ,  西脇 和彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-315160
公開番号（公開出願番号）：特開平6-161884
出願日： 1992年11月25日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 大量のデータを処理する際にバイト単位でデータを並列アクセスさせ、且つ画像の境界での処理も並列アクセスに適するものを得る。【構成】 N次元配列された複数のメモリユニットを2a〜2n並列アクセスする際に外部アドレスXを分割アドレス制御手段(演算回路)1で上位及び下位ビット(商Xqと剰余Xr)に分割し、この商Xqを剰余によって制御するアドレス更新手段(アドレス変換回路)4を設けて、アドレスを更新して複数メモリ2a〜2nからデータを並列的にアクセスする。

請求項（抜粋）：

メモリに外部から供給するアドレスをメモリのアドレス指定データとメモリ選択データに分割する分割アドレス制御手段と、上記分割アドレス制御手段の出力に基いてアドレスを更新するアドレス更新手段と、上記アドレス更新手段の出力が供給される複数メモリユニットを具備して成ることを特徴とするメモリアクセス装置。

IPC (2件)：

G06F 12/06 530 ,  G06F 15/64 450

引用特許：

審査官引用 (3件)

• 特開平2-257293
  
• 特開昭63-223844
  
• 特開昭63-244245