半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-352635
公開番号（公開出願番号）：特開平9-320280
出願日： 1996年12月13日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】従来のメモリセル構造のダイナミック型半導体記憶装置において、1つのメモリセルに2ビット分のデータを保持する。【解決手段】階層ビット線構成のダイナミック型半導体記憶装置において、副センスアンプの副ビット線と主ビット線の間に、フィードバック用キャパシタを設ける。副ビット線に読み出された差電位が、主ビット線に伝達され、主センスアンプにより増幅され、上位ビットの読出しが行われると同時に、前記キャパシタを通して主ビット線のデータが副ビット線にフィードバックされる。その後、再度副ビット線から主ビット線への読出し動作を行うことにより、下位ビットの読出しを行うことができる。

請求項（抜粋）：

階層化され、相補型の、第1のビット線、及び第2のビット線と、前記第1のビット線に接続されてなる第1のセンスアンプと、前記第1のビット線に1又は複数接続されそれぞれに前記第2のビット線が接続されてなる第2のセンスアンプと、を備え、前記第2のセンスアンプ毎に、前記第1のビット線と前記第2のビット線との間に容量素子とトランスファゲートとが直列に挿入されてなることを特徴とするダイナミック型半導体記憶装置。

前のページに戻る