特許

J-GLOBAL ID：200903054032369420

半導体装置及びその製造方法

発明者： 中村 ▲吉▼孝 ,  小林 伸好 ,  中西 成彦 ,  久本 大 ,  木村 紳一郎 ,  宮内 昭浩
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-154282
公開番号（公開出願番号）：特開平9-008292
出願日： 1995年06月21日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】MOS型トランジスタの動作速度を向上させる。【構成】MOS型トランジスタのゲート側壁スペーサ下の拡散層領域上に、金属膜あるいはシリコン膜1を有する構造とし、上記拡散層の寄生抵抗を低減する。例えばゲート電極を形成した後に、選択エッチング可能な第一及び第二の絶縁膜を順に形成し、第二の絶縁膜をゲート側壁スペーサの形状に加工し、第一の絶縁膜をエッチングしてゲート側壁スペーサ下に空洞を形成し、その空洞内を含む拡散層8の領域上に金属膜あるいはシリコン膜を形成する。

請求項（抜粋）：

MOS型トランジスタのゲート側壁スペーサ下の少なくとも一部を含む拡散層領域上に、金属膜あるいはシリコン膜を有する構造を特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 L ,  H01L 29/78 301 S