特許

J-GLOBAL ID：200903054037080002

半導体装置およびその製造方法

発明者： 永野 元 ,  八木下 淳史
出願人/特許権者： 株式会社東芝
代理人 (2件)： 佐藤 強 ,  小川 清
公報種別：公開公報
出願番号（国際出願番号）：特願2005-291233
公開番号（公開出願番号）：特開2007-103654
出願日： 2005年10月04日
公開日（公表日）： 2007年04月19日
要約：

【課題】チャンネル領域に応力を与えて表層部において高いキャリアの移動度を得られるようにする。【解決手段】シリコン基板2のソース/ドレイン領域4の形成領域をエッチングで除去し、SiGe層を選択的に形成する。チャンネル領域3はSiGeによる応力を受けて圧縮歪を生ずる。チャンネル領域3の上部にあらかじめ形成したダミーゲート11を除去して応力を開放することでチャンネル領域3の表層部に大きい歪を生じさせる。この後、シリコン窒化膜7、ゲート絶縁膜5、ゲート電極6を形成する。【選択図】図1

請求項（抜粋）：

半導体基板と、 この半導体基板に形成されたチャンネル領域と、 前記半導体基板に前記チャンネル領域を挟んで形成されたソース/ドレイン領域であって、前記半導体基板と格子定数が異なる半導体材料で形成されたソース/ドレイン領域と、 前記チャンネル領域の上面に形成されたゲート絶縁膜およびゲート電極とを備え、 前記チャンネル領域は、前記ソース/ドレイン領域から受ける応力で発生する歪が、前記半導体基板の表面側で大きく表面から深さ方向に小さくなるように分布した構成とされていることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49

FI (5件)：

H01L29/78 301X ,  H01L29/78 301S ,  H01L29/78 301G ,  H01L21/28 301A ,  H01L29/58 G

Fターム (28件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD63 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F140AA05 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BF01 ,  5F140BF04 ,  5F140BF42 ,  5F140BG03 ,  5F140BG04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG36 ,  5F140BG40 ,  5F140BG53 ,  5F140BG54 ,  5F140BH27 ,  5F140BK09 ,  5F140BK18 ,  5F140CE07