特許

J-GLOBAL ID：200903054040378845

半導体装置の製造方法

発明者： 木下 多賀雄 ,  小林 正人
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-335100
公開番号（公開出願番号）：特開2000-164703
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 Cu配線表面の完全な清浄化と、開口部側壁付着物の完全除去を達成できる、半導体装置の製造方法を提供すること。【解決手段】 1層目Cu溝配線12を形成する工程と、該1層目Cu溝配線12上に絶縁層(SiN膜13、SiO2膜14)を堆積させ、フォトレジスト16をマスクとして上記絶縁層にビアホール17を形成する工程とを有する半導体装置の製造方法に於いて、上記ビアホール17の形成後、酸素プラズマ雰囲気中で酸化兼用アッシングを行うことによって、レジスト除去を行うと共に、上記開口部側壁及び底部に生成された銅含有付着物19及び高抵抗層18を酸化し、その後、該酸化物20を、常温でクエン酸を主成分とする溶液で除去する工程を設ける。

請求項（抜粋）：

銅又は銅を主成分とする合金から成る導電体層を形成する工程と、上記導電体層上に絶縁層を堆積させ、レジストをマスクとして上記絶縁層に開口部を形成する工程とを有する半導体装置の製造方法に於いて、上記開口部の形成後、酸素プラズマ雰囲気中で酸化兼用アッシングを行うことによって、レジスト除去を行うと共に、上記開口部側壁及び底部に生成された銅含有付着物及び銅含有高抵抗層を酸化し、その後、該酸化物を、常温でクエン酸を主成分とする溶液で除去する工程を設けたことを特徴とする、半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (2件)：

H01L 21/90 A ,  H01L 21/88 M

Fターム (38件)：

5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK18 ,  5F033KK21 ,  5F033KK25 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN03 ,  5F033NN06 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ20 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ76 ,  5F033QQ89 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS04 ,  5F033SS15 ,  5F033XX01